VeriMoA: ثورة جديدة في تصميم لغات الأجهزة عبر إطار العمل متعددي الوكلاء

في عصر تتزايد فيه متطلبات الحوسبة بشكل ملحوظ، أصبح من الضروري إيجاد طرق مبتكرة لتبسيط تصميم مستوى نقل السجلات (Register Transfer Level - RTL). تُظهر النماذج اللغوية الضخمة (Large Language Models - LLMs) وعدًا كبيرًا في توليد لغات وصف الأجهزة (Hardware Description Language - HDL)، لكنها تواجه تحديات ناتجة عن محدودية المعرفة البارامترية والقيود الخاصة بالمجال. بينما تُظهر تقنيات هندسة العروض fine-tuning وصعوباتها في تغطية المعرفة وتكاليف التدريب، فإن الهياكل متعددي الوكلاء تمثل خيارًا واعدًا لتعزيز القدرة على التفكير الحسابي من خلال التعاون في عملية التوليد.

ومع ذلك، تعاني الأساليب الحالية من نقطتين ضعف رئيسيتين: قابلية انتقال الضوضاء واستكشاف الفضاء المحدود للتفكير. لحل ذلك، نقدم VeriMoA، إطار عمل مبتكر لمزيج الوكلاء (Mixture-of-Agents - MoA) يتميز بابتكاريْن متكاملين. الأول هو آلية التخزين الموجه بجودة عالية، التي تحافظ على جميع المخرجات الوسيطة من HDL وتسمح بترتيب واختيار تلك المخرجات بناءً على الجودة عبر عملية التوليد الكاملة، مما يشجع على تراكم المعرفة على طبقات التفكير. الثاني، استراتيجية التوليد متعددة المسارات التي تستفيد من لغتي C++ وPython كممثلين وسيطيين، مما يجزيء عملية الترجمة من المواصفات إلى HDL إلى عمليتين تستغلان سلاسة LLMs في لغات ذات موارد عالية، بينما تعزز تنوع الحلول.

أظهرت التجارب الشاملة على بنوك البيانات VerilogEval 2.0 وRTLLM 2.0 أن VeriMoA تحقق تحسينات تتراوح بين 15% إلى 30% في أداء Pass@1 عبر نماذج LLMs متعددة، مما يمكّن النماذج الأصغر من مطابقة أداء النماذج الأكبر بشكل ملحوظ، دون الحاجة إلى تدريب مكلف. هذه الإنجازات تمثل خطوة هامة نحو تحقيق التكامل بين الذكاء الاصطناعي وتصميم الأنظمة.

فهل أنتم مستعدون لاستكشاف المزيد حول هذه التقنية الحديثة؟ شاركونا آراءكم وأفكاركم في التعليقات.